

PAT-NO: JP02000199917A
DOCUMENT-IDENTIFIER: JP 2000199917 A
TITLE: PRODUCTION OF LIQUID CRYSTAL DISPLAY
DEVICE AND THE LIQUID CRYSTAL DISPLAY DEVICE
PUBN-DATE: July 18, 2000

INVENTOR-INFORMATION:

NAME	COUNTRY
AKAMATSU, KEIICHI	N/A
SHIMADA, YOSHIHIRO	N/A

ASSIGNEE-INFORMATION:

NAME	COUNTRY
SHARP CORP	N/A

APPL-NO: JP11224483

APPL-DATE: August 6, 1999

INT-CL (IPC): G02F001/1365, G02F001/1343

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a process for producing a liquid crystal display device, which is capable of using low-resistance metal wiring and surely connecting pixel electrodes and drain electrodes and a liquid crystal display device.

SOLUTION: A gate electrode 52, connected to a gate signal line 60, is formed on a transparent insulative substrate 51, and a gate insulating film 53 covering the top thereof is formed. A semiconductor layer 54, a source

electrode 55 and a drain electrode 56 are formed on the gate electrode 52. A metal layer 57 to be formed as a source signal line 61, and source and drain extraction electrodes 58 and 59 are formed. The metal layer 57 is formed by lamination of a titanium film 80 and an aluminum film 81. An interlayer insulating film 68 is formed to cover a TFT 62, the gate signal line 60 and the source signal line 61. A through-hole 87 is formed at the interlayer insulating film 68, so as to expose a part of at least the peripheral edge of the drain extraction electrode 59. The pixel electrode 69 is so formed as to cover the through-hole 87.

COPYRIGHT: (C)2000,JPO

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-199917

(P2000-199917A)

(43) 公開日 平成12年7月18日 (2000.7.18)

(51) Int.Cl.

識別記号

F I

テラト* (参考)

G 0 2 F 1/1365
1/1343

G 0 2 F 1/136 5 0 0
1/1343

審査請求 未請求 請求項の数 5 O L (全 14 頁)

(21) 出願番号 特願平11-224483

(22) 出願日 平成11年8月6日 (1999.8.6)

(31) 優先権主張番号 特願平10-304452

(32) 優先日 平成10年10月26日 (1998.10.26)

(33) 優先権主張国 日本 (J P)

(71) 出願人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 赤松 圭一

大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内

(72) 発明者 嶋田 吉祐

大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内

(74) 代理人 100075557


弁理士 西教 圭一郎

(54) 【発明の名称】 液晶表示装置の製造方法および液晶表示装置

(57) 【要約】

【課題】 低抵抗金属配線を用いるとともに絵素電極とドレイン電極とを確実に接続することができる液晶表示装置の製造方法および液晶表示装置を提供する。

【解決手段】 透明絶縁性基板51上にゲート信号線60に接続されたゲート電極52が形成され、その上を覆ってゲート絶縁膜53が形成される。ゲート電極52上に半導体層54、ソース電極55およびドレイン電極56が形成され、ソース信号線61、ソースおよびドレイン引出し電極58、59となる金属層57が形成される。金属層57は、チタニウム膜80、およびアルミニウム膜81が積層して形成される。TFT62、ゲート信号線60およびソース信号線61を覆って層間絶縁膜68が形成される。層間絶縁膜68にはドレイン引出し電極59の少なくとも周縁の一部が露出するようにスルーホール87が形成される。絵素電極69はスルーホール87を覆うように形成される。



【特許請求の範囲】

【請求項1】 基板上に複数のスイッチング素子がマトリックス状に配置され、各スイッチング素子を制御する複数のゲート信号線、および各スイッチング素子にデータ信号を供給する複数のソース信号線が直交するように配置され、スイッチング素子、ゲート信号線およびソース信号線を覆うように層間絶縁膜を形成し、層間絶縁膜上に各スイッチング素子のドレイン電極に接続される絵素電極が複数形成されるアクティブマトリクス基板と、アクティブマトリクス基板に対向する対向基板との間に液晶が封止される液晶表示装置の製造方法において、前記アクティブマトリクス基板は、ドレイン電極に一端部が接続されるドレイン引出し電極上に低抵抗金属膜を形成する低抵抗金属膜形成工程と、スイッチング素子、ゲート信号線、ソース信号線、および前記ドレイン引出し電極を覆うように層間絶縁膜を形成する層間絶縁膜形成工程と、引出し電極の他端部側の少なくとも周縁の一部が露出するように層間絶縁膜にスルーホールを形成するスルーホール形成工程と、スルーホール内で露出するドレイン引出し電極上の低抵抗金属膜をウェットエッチングによって除去するウェットエッチング工程と、低抵抗金属膜が除去されたドレイン引出し電極から層間絶縁膜上にわたって絵素電極を形成する絵素電極形成工程とを含むことを特徴とする液晶表示装置の製造方法。

【請求項2】 ゲート信号線の端部にはスイッチング素子のゲート電極に電気的にコンタクトさせるためのゲート端子が設けられ、前記低抵抗金属膜形成工程時に、ゲート信号線上に低抵抗金属膜を形成し、前記スルーホール形成工程時に、ゲート信号線の端部の少なくとも周縁の一部が露出するように層間絶縁膜にコンタクトホールを形成し、前記ウェットエッチング工程時に、コンタクトホール内で露出するゲート信号線上の低抵抗金属膜をウェットエッチングによって除去し、前記絵素電極形成時に、コンタクトホールの周縁部の層間絶縁膜上からコンタクトホールの内周部にわたって導電膜を形成することを特徴とする請求項1記載の液晶表示装置の製造方法。

【請求項3】 ソース信号線の端部にはスイッチング素子のソース電極に信号を入力させるためのソース端子が設けられ、前記低抵抗金属膜形成工程時に、ソース信号線上に低抵抗金属膜を形成し、前記スルーホール形成工程時に、ソース信号線の端部の少なくとも周縁の一部が露出するように層間絶縁膜にコンタクトホールを形成し、前記ウェットエッチング工程時に、コンタクトホール内で露出するソース信号線上の低抵抗金属膜をウェットエ

ッチングによって除去し、

前記絵素電極形成時に、コンタクトホールの周縁部の層間絶縁膜上からコンタクトホールの内周部にわたって導電膜を形成することを特徴とする請求項1または2記載の液晶表示装置の製造方法。

【請求項4】 前記ドレイン引出し電極の他端部に切欠きを形成し、

スルーホールの底部が前記ドレイン引出し電極の他端部の切欠き上をまたぐように層間絶縁膜にスルーホールを形成することを特徴とする請求項1～3のいずれかに記載の液晶表示装置の製造方法。

【請求項5】 基板上に複数のスイッチング素子がマトリックス状に配置され、各スイッチング素子を制御する複数のデータ信号線、および各スイッチング素子にデータ信号を供給する複数のソース信号線が直交するように配置され、スイッチング素子、ゲート信号線およびソース信号線を覆うように層間絶縁膜を形成し、層間絶縁膜上に各スイッチング素子のドレイン電極に接続される絵素電極が複数形成されるアクティブマトリクス基板と、アクティブマトリクス基板に対向する対向基板との間に液晶が封止される液晶表示装置において、前記アクティブマトリクス基板は、一端部がドレイン電極に接続されるドレイン引出し電極上に低抵抗金属膜が形成され、層間絶縁膜には、引出し電極の他端部側の少なくとも周縁の一部が露出するようにスルーホールが形成され、低抵抗金属膜がウェットエッチングによって除去されたドレイン引出し電極から層間絶縁膜上にわたって絵素電極が形成されることを特徴とする液晶表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、液晶を用いて画像や文字を表示する液晶表示装置の製造方法および液晶表示装置に関する。

【0002】

【従来の技術】上述の液晶表示装置においては、液晶層を間に挟んで対向配置される一対の基板の一方に、薄膜トランジスタ（以下TFTと略称する）などのスイッチング素子を設けて各絵素に独立した電界を印加するアクティブマトリクス型のものが知られている。

【0003】図12は、TFTを用いて形成した液晶表示装置の一方の基板であるアクティブマトリクス基板1の構成を示す模式図である。液晶表示装置にはマトリクス状にスイッチング素子であるTFT2および絵素容量3が形成される。複数のゲート信号線4およびソース信号線5は互いに直交するように配置され、ゲート信号線4はTFT2のゲート電極に接続され、そこへ入力される信号によってTFT2が駆動される。ソース信号線5はTFT2のソース電極に接続され、ビデオ信号が入力される。TFT2のドレイン電極6には絵素容量3の一

方の電極である絵素電極7が接続される。液晶表示装置を構成したときにアクティブマトリクス基板1に対向する対向基板に設けられる対向電極が絵素容量のもう一方の電極となる。

【0004】図13はアクティブマトリクス基板1の構造を示す平面図であり、図14(a)は図13の切断面線A1-A1から見た断面図であり、図14(b)は図13の切断面線B1-B1から見た断面図であり、図14(c)は図13の切断面線C1-C1から見た断面図である。アクティブマトリクス基板1は、透明絶縁性基板10上にゲート電極11、ゲート信号線4、半導体層13、ソース電極8およびドレイン電極6となる n^+ -Si層、ソース信号線5、ソースおよびドレイン引出し電極14、15となる金属層、層間絶縁膜16、絵素電極7となる透明導電膜(ITO:インジウム錫酸化物)の順に形成される。絵素電極7は、層間絶縁膜16を貫くスルーホール21、ドレイン引出し電極15を介してTFTのドレイン電極6と接続される。ゲート信号線4およびソース信号線5の端部には、それぞれゲート端子22およびソース端子23が形成される。

【0005】ここではゲート信号線4、ソース信号線5と絵素電極7との間には層間絶縁膜16が介在されているため各信号線4、5に対して絵素電極7を重畳させることが可能となる。このような構造は、たとえば特開昭58-172685号公報に開示されており、このような構造によって開口率の向上、信号線に起因する電界をシールドすることによる液晶の配向不良の抑制といった効果があることが知られている。

【0006】以上に示したアクティブマトリクス基板1の製造工程の一例を以下に記す。

【0007】まず、透明絶縁性基板10上にゲート信号線4およびゲート電極11を作成し、ソース信号線5を重畳させるためのゲート絶縁膜12、半導体層13となる i -Si層、ソース電極8およびドレイン電極6となる n^+ -Si層を連続成膜する。続いて、ソース電極8およびドレイン電極6となる n^+ -Si層およびTFT動作を発現させる半導体層13をパターンニングする。さらに信号を入力させるためにゲート電極11に電気的にコンタクトさせるためのコンタクトホール20をマスクエッチングによってゲート絶縁膜12に形成する。ここまでの工程で図14(b)に示すゲート端子22が形成される。

【0008】次に、ソース引出し電極14およびソース信号線5、ドレイン引出し電極15となる金属層を作成し、絵素電極7との絶縁を図るために層間絶縁膜16を張り、ソース信号線5に信号を入力させるためのコンタクトホール24およびドレイン引出し電極15に信号を入力させるためのスルーホール21をマスクエッチングによって形成する。ここまでの工程で図14(c)に示されるソース端子23が形成される。

【0009】最後に絵素電極7となる透明導電膜を形成して図14(a)に示す断面部が形成され、アクティブマトリクス基板1が作成される。

【0010】近年、液晶表示装置の大形、高精細化に伴い低抵抗金属材料による配線が求められている。アルミニウム膜またはアルミニウムを主体としたアルミニウム合金膜は比較的安価で成膜性に優れることから低抵抗金属配線材料として注目されている。また、価格の減少に対して低コストで高品位な液晶表示装置の作成が必須であり、工程の短縮が急務である。

【0011】

【発明が解決しようとする課題】上述した液晶表示装置のアクティブマトリクス基板1の製造方法では、ゲート端子22を形成するためにゲート絶縁膜12をマスクエッチングしてコンタクトホール20を形成する工程と、ソース端子23のコンタクトホール24および絵素電極7を接続するためのスルーホール21を形成するために層間絶縁膜16をマスクエッチングする工程との2回マスクエッチングを行う必要がある。これに対して、たとえばゲート絶縁膜12にコンタクトホール20を形成する工程と、層間絶縁膜16にコンタクトホール23およびスルーホール21を形成する工程とを同時に行うことによってマスクエッチングの回数を1回に短縮することができ、安価に液晶表示装置を作成することができる。このような製造方法は、たとえば特開平9-73100号公報で提案されている。この公報には、金属膜をエッチングストップ層として機能させることにより絶縁膜のエッチング時の選択性を得、工程短縮を可能としている。またそれらの機能を有する金属としてアルミニウム、チタン、またはクロム、もしくはそれらの合金を挙げている。

【0012】そこで、低抵抗金属としても機能するアルミニウムまたはアルミニウムを主体としたアルミニウム合金膜を、たとえばドレイン引出し電極15上に形成し、特開平9-73100号公報で提案されるようにゲート絶縁膜12にコンタクトホール20を形成する工程および層間絶縁膜16にコンタクトホール24およびスルーホール21を形成する工程を同時に行う方法が考えられる。

【0013】しかしながら、エッチングストップ層および低抵抗金属材料として機能するアルミニウム膜またはアルミニウムを主体としたアルミニウム合金膜は絵素電極7である透明導電膜(ITO)とのコンタクトができないため、スルーホール21形成後、スルーホール21内に臨むドレイン引出し電極15上の低抵抗金属膜をウェットエッチングによって除去する必要がある。しかしウェットエッチングは等方性エッチングであるため、図15に示すように層間絶縁膜16の下側に潜り込むようにサイドエッチング(オーバエッチング)されて、段差25が形成される。図13に示されるように、スルーホ

ール21の底部はドレイン引出し電極15の端部よりも小さく形成され、底部全面にドレイン引出し電極が露出するように形成されるので、ウェットエッチングによるサイドエッチング26はスルーホール21の底部の全周にわたって形成されることになる。このようにサイドエッチング26によるエッチングシフトによって段差25が形成された上から絵素電極7となる透明導電膜を形成すると、図16に示されるように段差25において断線が生じる恐れがある。上述したように段差25はスルーホール21の底部の全周にわたって形成されるので、全周にわたって断線が生じるおそれがあり、この場合透明導電膜とドレイン引出し電極15とが接続不良となってしまう。

【0014】次に、補助容量を備える第2の従来のアクティブマトリクス基板30について説明する。図17は、アクティブマトリクス基板30の構造を示す平面図であり、図18(a)は図17の切断面線A2-A2から見た断面図であり、図18(b)は図17の切断面線B2-B2から見た断面図であり、図18(c)は図17の切断面線C2-C2から見た断面図であり、図18(d)は図17の切断面線D2-D2から見た断面図である。なお図13、14に示されるアクティブマトリクス基板1に対応する構成には同一の参照符号を付す。

【0015】アクティブマトリクス基板30は、透明絶縁性基板10上にゲート信号線4およびゲート信号線4に接続されたゲート電極11が形成されるとともに、図17に示されるようにゲート信号線4に平行に補助容量信号線25が形成され、これらの上を覆ってゲート絶縁膜32が形成される。その上にはゲート電極11と重畳するように半導体層13が形成され、半導体層13の一部を覆ってソース電極8およびドレイン電極6となるn⁺-Si層が形成される。ソース電極8に接続されるソース引出し電極14は、ソース信号線5とともに金属膜をパターニングして形成される。ドレイン電極6の上には一端部がドレイン電極6に接続され、他端部が補助容量を構成する補助容量部27となるドレイン引出し電極15が前記金属膜から形成される。ドレイン引出し電極15の補助容量部27は補助容量信号線18の上部に設けられており、補助容量部27、ゲート絶縁膜12および補助容量信号線25の重畳部が補助容量となる。

【0016】さらに、TFT2、ゲート信号線4およびソース信号線5を覆って2層構造の層間絶縁膜16a、16bが形成される。層間絶縁膜16a、16bの第1層16aは無機系絶縁膜である窒化シリコンから成り、その上の層間絶縁膜の第2層16bは有機系絶縁膜である。この2層構造の層間絶縁膜16a、16bの上には絵素電極7となる透明導電膜が形成される。この絵素電極7は層間絶縁膜16a、16bを貫くスルーホール28を介してドレイン引出し電極15の補助容量部27に接続される。このような構造は、たとえば特開平9-3

25330号公報に開示されており、2層構造の層間絶縁膜16a、16bによって絵素電極7を大きく形成できることから開口率の向上、信号線に起因する電界をシールドすることによる液晶の配向不良の抑制といった効果があることが知られている。

【0017】このような補助容量を備える第2の従来技術であるアクティブマトリクス基板30においても、上述した第1の従来技術のアクティブマトリクス基板1と同様に、ドレイン引出し電極15上にアルミニウム膜またはアルミニウムを主体としたアルミニウム合金膜を形成して低抵抗金属材料による配線を実現することができるが、第1の従来技術と同様に、スルーホール28形成後、スルーホール28底部に露出する低抵抗金属膜をウェットエッチングによって除去した後、絵素電極7となる透明導電膜を形成することになるが、この場合も、ウェットエッチングによるサイドエッチングによって段差が形成され、スルーホール28の底部において透明導電膜が全周にわたって断線し、透明導電膜とドレイン引出し電極とにコンタクト不良が生じるおそれがある。

【0018】またさらに他の従来技術として、たとえば特開平9-5788号公報にはコンタクトホールを介して上層と下層との導電性電極を導通させるために、コンタクトホールの側壁面と底面との成す角度を75度以下にする構成が開示されているが、このような従来技術においても上述したサイドエッチングによる断線を防ぐことはできない。

【0019】本発明の目的は、低抵抗金属材料による配線を用いるとともに、絵素電極とドレイン引出し電極とを確実に接続することができる液晶表示装置の製造方法および液晶表示装置を提供することである。

【0020】

【課題を解決するための手段】請求項1記載の本発明は、基板上に複数のスイッチング素子がマトリクス状に配置され、各スイッチング素子を制御する複数のゲート信号線、および各スイッチング素子にデータ信号を供給する複数のソース信号線が直交するように配置され、スイッチング素子、ゲート信号線およびソース信号線を覆うように層間絶縁膜を形成し、層間絶縁膜上に各スイッチング素子のドレイン電極に接続される絵素電極が複数形成されるアクティブマトリクス基板と、アクティブマトリクス基板に対向する対向基板との間に液晶が封止される液晶表示装置の製造方法において、前記アクティブマトリクス基板は、ドレイン電極に一端部が接続されるドレイン引出し電極上に低抵抗金属膜を形成する低抵抗金属膜形成工程と、スイッチング素子、ゲート信号線、ソース信号線、および前記ドレイン引出し電極を覆うように層間絶縁膜を形成する層間絶縁膜形成工程と、引出し電極の他端部側の少なくとも周縁の一部が露出するように層間絶縁膜にスルーホールを形成するスルーホール形成工程と、スルーホール内で露出するドレイン引出

し電極上の低抵抗金属膜をウェットエッチングによって除去するウェットエッチング工程と、低抵抗金属膜が除去されたドレイン引出し電極から層間絶縁膜上にわたって絵素電極を形成する絵素電極形成工程とを含むことを特徴とする液晶表示装置の製造方法である。

【0021】本発明に従えば、ドレイン引出し電極上に低抵抗金属膜が形成されて抵抗配線となるので大画面化もしくは低電圧駆動可能な液晶表示装置を実現することができる。スルーホールはドレイン引出し電極の他端部側の少なくとも周縁の一部が露出するように層間絶縁膜に形成される。すなわち、スルーホールは引出し電極が存在する領域と存在しない領域とにわたって形成される。したがって、引出し電極の低抵抗金属膜をウェットエッチングによって除去した場合、スルーホール底部の引出し電極はウェットエッチング特有のサイドエッチングによって段差が生じることになるが、スルーホール底部には引出し電極が存在しない領域もあるので、スルーホール底部で全周にわたって段差が形成されるといったことが防がれる。したがって、層間絶縁膜上からスルーホール内のドレイン引出し電極にわたって絵素電極を形成した場合、サイドエッチングによる段差部で断線が生じたとしても、引出し電極が形成されない領域では断線が生じず、絵素電極と引出し電極とを確実に接続させることができる。これによって、接続不良を低減し、歩留まりを向上し、製造コストを低減することができる。

【0022】請求項2記載の本発明は、ゲート信号線の端部にはスイッチング素子のゲート電極に電気的にコンタクトさせるためのゲート端子が設けられ、前記低抵抗金属膜形成工程時に、ゲート信号線上に低抵抗金属膜を形成し、前記スルーホール形成工程時に、ゲート信号線の端部の少なくとも周縁の一部が露出するように層間絶縁膜にコンタクトホールを形成し、前記ウェットエッチング工程時に、コンタクトホール内で露出するゲート信号線上の低抵抗金属膜をウェットエッチングによって除去し、前記絵素電極形成時に、コンタクトホールの周縁部の層間絶縁膜上からコンタクトホールの内周部にわたって導電膜を形成することを特徴とする。

【0023】本発明に従えば、ゲート端子にはコンタクトホールの周縁部の層間絶縁膜上からコンタクトホールの内周部にわたって導電膜が形成されるので、配線に冗長性を持たせることができる。このコンタクトホールの形成はスルーホールの形成と同時に行為るので、製造工程を削減することができ、低コスト化を図ることができる。また、ゲート信号線の端部の少なくとも周縁の一部が露出するようにコンタクトホールが形成されるので、導電膜が断線するといったことが確実に防がれ、歩留まりを向上し、製造コストを低減することができる。

【0024】請求項3記載の本発明は、ソース信号線の端部にはスイッチング素子のソース電極に信号を入力させるためのソース端子が設けられ、前記低抵抗金属膜形

成工程時に、ソース信号線上に低抵抗金属膜を形成し、前記スルーホール形成工程時に、ソース信号線の端部の少なくとも周縁の一部が露出するように層間絶縁膜にコンタクトホールを形成し、前記ウェットエッチング工程時に、コンタクトホール内で露出するソース信号線上の低抵抗金属膜をウェットエッチングによって除去し、前記絵素電極形成時に、コンタクトホールの周縁部の層間絶縁膜上からコンタクトホールの内周部にわたって導電膜を形成することを特徴とする。

【0025】本発明に従えば、ソース端子は、コンタクトホールの内周部にわたって導電膜が形成されるので配線に冗長性を持たせることができる。またソース電極上に低抵抗金属膜が形成されるので、大画面化あるいは低電圧駆動可能な液晶表示装置を実現することができる。コンタクトホールは、ソース信号線の端部の少なくとも周縁の一部が露出するように形成されるので、導電膜が断線するといったことが確実に防がれ、これによって歩留まりを向上し、製造コストを低減化することができる。

【0026】請求項4記載の本発明は、前記ドレイン引出し電極の他端部に切欠きを形成し、スルーホールの底部が前記ドレイン引出し電極の他端部の切欠き上をまたぐように層間絶縁膜にスルーホールを形成することを特徴とする。

【0027】本発明に従えば、スルーホールの底部がドレイン引出し電極の切欠きをまたぐように形成されるので、スルーホールの底部はドレイン引出し電極が存在する領域と存在しない領域とにわたって形成されることになり、これによって、絵素電極の断線を確実に防ぐことができる。このように、ドレイン引出し電極に切欠きを形成することによって、スルーホールの形状を変えることなく断線を防ぐことができる。

【0028】請求項5記載の本発明は、基板上に複数のスイッチング素子がマトリクス状に配置され、各スイッチング素子を制御する複数のデータ信号線、および各スイッチング素子にデータ信号を供給する複数のソース信号線が直交するように配置され、スイッチング素子、ゲート信号線およびソース信号線を覆うように層間絶縁膜を形成し、層間絶縁膜上に各スイッチング素子のドレイン電極に接続される絵素電極が複数形成されるアクティブマトリクス基板と、アクティブマトリクス基板に対向する対向基板との間に液晶を封止される液晶表示装置において、前記アクティブマトリクス基板は、一端部がドレイン電極に接続されるドレイン引出し電極上に低抵抗金属膜が形成され、層間絶縁膜には、引出し電極の他端部側の少なくとも周縁の一部が露出するようにスルーホールが形成され、低抵抗金属膜がウェットエッチングによって除去されたドレイン引出し電極から層間絶縁膜上にわたって絵素電極が形成されることを特徴とする液晶表示装置である。

【0029】本発明に従えば、引出し電極の他端部側の

少なくとも周縁の一部が露出するようにスルーホールが形成されるので、ウェットエッチングによって金属膜を除去したときにサイドエッチングによって段差が生じたとしてもスルーホール内でドレイン引出し電極の周縁が露出する部分ではサイドエッチングが生じず、絵素電極と引出し電極とを確実に接続することができる。これによって、歩留まりを向上し、製造コストを低減することができる。

【0030】

【発明の実施の形態】図1は、本発明の第1の実施の形態である液晶表示装置のアクティブマトリクス基板50の構造を示す平面図であり、図2(a)は図1の切断面線A1-A1から見た断面図であり、図2(b)は図1の切断面線B1-B1から見た断面図であり、図2(c)は図1の切断面線C1-C1から見た断面図である。アクティブマトリクス基板50は、透明絶縁性基板51上にマトリクス状にスイッチング素子であるTFT62が配置されるとともに各TFT62を制御する複数のゲート信号線61および各TFT62にデータ信号を供給する複数のソース信号線61がそれぞれ直交するように配置される。

【0031】図2(a)に示されるように、透明絶縁性基板51上でゲート信号線60に接続されるゲート電極52が設けられ、その上を覆ってゲート絶縁膜53が形成され、その上にゲート電極52と重畳するように半導体層54、ソース電極55およびドレイン電極56となるn⁺-Si層が形成されてTFT62は構成される。

【0032】続いて、ソース信号線61、ソースおよびドレイン引出し電極58、59となる金属層57が形成され、さらにTFT62、ゲート信号線60およびソース信号線61を覆って層間絶縁膜68が形成され、層間絶縁膜68の上には絵素電極69となる透明導電膜70が形成される。この絵素電極69は、層間絶縁膜68を貫くスルーホール71を介してドレイン引出し電極59に接続されている。また、図1に示されるように各ソース信号線61の端部にはTFT62のソース電極55に信号を送るためのソース端子73が設けられ、各ゲート信号線60の端部には各TFT62のゲート電極52に信号を送るためのゲート端子72が設けられている。ゲート端子72およびソース端子73には、それぞれ透明導電膜(ITO)70から成る導電膜75、76が設けられる。

【0033】図3～図7は、アクティブマトリクスの製造工程を示す断面図であり、図1の切断面線A1-A1から見たTFT62、図1の切断面線B1-B1から見たゲート端子72、および図1の切断面線C1-C1から見たソース端子73のそれぞれの製造工程を断面で図示する。

【0034】アクティブマトリクス基板50は、図3に示すようにガラス基板などの透明絶縁性基板51上にス

パッタ法を用いてチタニウム膜52a、アルミニウム膜52b、窒素を含有したチタニウム膜52cをそれぞれ順に30nm、100nm、50nm積層し、フォトリソグラフィ、ドライエッチング技術を用いてゲート電極52およびゲート信号線60を形成する。その上にゲート絶縁膜53となるシリコン窒化膜を400nm、半導体層54となるアモルファスシリコン膜を130nm、ソース電極55、ドレイン電極56となるn⁺アモルファスシリコン膜を40nmそれぞれプラズマCVD法により連続成膜し、フォトリソグラフィ、ドライエッチング技術を用いて半導体層54およびソース電極55、ドレイン電極56のパターンを形成する。次にスパッタ法を用いてチタニウム膜80、アルミニウム膜81を順にそれぞれ30nm、100nm積層して金属膜57を形成し、フォトリソグラフィ、ドライエッチング技術を用いてソース信号線61、ソース、ドレイン引出し電極58、59を形成する。以上の工程で、図3に示される状態となる。ゲート信号線60、ゲート電極52、ソース信号線61、ソースおよびドレイン引出し電極58、59がアルミニウム膜から成る低抵抗金属材料を含む多層構造となってアクティブマトリクス基板50は低抵抗配線が実現される。

【0035】続いて、ゲート端子72、ソース端子73および絵素電極69とドレイン引出し電極59とのコンタクト部を形成する工程を以下のようにして行う。

【0036】まず、図4に示すようにゲート信号線60、ソース信号線61およびTFT62が設けられた基板51上に、層間絶縁膜68となるシリコン窒化膜をプラズマCVD法により300nm成膜し、次にゲート端子72のコンタクトホール85、ソース端子73のコンタクトホール86およびドレイン引出し電極59に接続するためのスルーホール87を形成するマスクパターン88を図4に示すようにフォトリソグラフィ技術を用いて形成する。

【0037】次に図5に示されるように、ドライエッチング技術を用いて一端部59aがドレイン電極56に接続されるドレイン引出し電極59b他端部上の層間絶縁膜68にスルーホール87を形成し、ゲート信号線60端部上の絶縁膜53および層間絶縁膜68にコンタクトホール85を形成し、ソース信号線61端部上の層間絶縁膜68にコンタクトホール86を形成する。このとき用いたドライエッチングの条件は、RIE(反応性イオンエッチング)モードで電力が2.4kW、圧力が300mTorr、エッチングガスCF₄イオン(330sccm)、O₂(170sccm)をGAP距離130mm、温度60℃として行った。このように本発明ではスルーホール87およびコンタクトホール85、86を同一の工程で行うことができ、製造工程数を削減することができる。また、本実施形態に示したエッチングガス以外にSF₆、Arおよびその他のエッチャントガスを

用いた場合も、スルーホール87およびコンタクトホール85、86を形成できる。

【0038】スルーホール87を形成する場合は、図に示されるようにドレイン引出し電極59の他端部59bの少なくとも周縁90が露出するように、すなわちドレイン引出し電極59の端部59bが形成される領域と形成されない領域とにわたってスルーホール87を形成する。同様にコンタクトホール85においてもゲート信号線60の端部の少なくとも周縁91が露出するようにコンタクトホール85を形成し、コンタクトホール86は、ソース信号線61の端部61bの少なくとも周縁92の一部が露出するように形成する。

【0039】さらに図6に示すように、絵素電極69となる透明導電膜(ITO)70とのコンタクトを取るためにスルーホール87内で露出したドレイン引出し電極59の他端部59b上の表面のアルミニウム膜81をウェットエッチング技術を用いてエッチングする。なお本実施形態においては、配線の冗長性を持たせるため、ゲート端子72およびソース端子73にも透明導電膜75、76を形成する必要がある、そのために各コンタクトホール85、86内のゲート信号線60の端部およびソース信号線61の端部の表面のアルミニウム膜81もウェットエッチング技術を用いてエッチングする。

【0040】従来の技術で説明したように、スルーホールの底部で露出するドレイン引出し電極が、ドレイン引出し電極の表面の内側のみである場合には、アルミニウム膜をウェットエッチングする際にスルーホール底部で全周にわたってサイドエッチングによる段差が生じ、透明導電膜をスパッタリング成膜したときにこの段差で透明導電膜が全周にわたって断線する恐れがあったが、本実施形態では前述したようにスルーホール87はドレイン引出し電極59が形成される領域と、ドレイン引出し電極59が形成されない領域とにわたって形成され、スルーホール87底部にはドレイン引出し電極59が露出する領域と露出しない領域が形成される。したがって、ウェットエッチングによってアルミニウム膜81を除去したとき、図8に示されるようにスルーホール87の底部ではドレイン引出し電極59が露出する領域ではサイドエッチングによるエッチングシフトによって段差92が形成されるけれども、ドレイン引出し電極59が露出しない領域では段差が形成されない。したがって、絵素電極69となる透明導電膜70を層間絶縁膜68上からスルーホール87内周面全面を覆うように形成したとき、図9に示されるように段差92において透明導電膜70が破断したとしてもスルーホール87底部において少なくとも一部分は段差92が形成されない部分(図9においてスルーホール87の右底部)が存在するので、ここでは断線が生じず、確実に絵素電極69となる透明導電膜70とドレイン引出し電極59とが接続される。

【0041】ウェットエッチングによるアルミニウム膜

81の除去は、ドレイン引出し電極59だけでなくゲート端子72およびソース端子73においても同時に行われ、さらに透明導電膜70はゲート端子72およびソース端子73の各コンタクトホール85、86の内周面も覆うように形成される。これらのゲート端子72およびソース端子73においても前述したように、各信号線60、61の周縁の一部が露出するようにコンタクトホール85、86が形成されるので、サイドエッチングによる断線を防いで透明導電膜70とゲート信号線60およびソース信号線61とを確実に接続することができる。

【0042】このとき用いたウェットエッチング条件は、エッチャント(硫酸、硝酸、酢酸、水の混合物)処理条件40℃、50s処理、水洗条件70リットル/min、45s洗浄であった。この条件でのアルミニウム膜81のシフト量は片側約0.4μmであった。

【0043】最後に、図6で付けたマスクパターンを剥離液で剥離し、図7に示すように絵素電極69、ゲート端子72の導電膜75およびソース端子73の導電膜76となる透明導電膜70をスパッタ法により100nm成膜し、パターニングすることによって絵素電極69および各導電膜75、76を形成し、アクティブマトリクス基板50を作成する。

【0044】なお、本実施形態では、開口率を大きくしない技術を用いて、アクティブマトリクス基板50を作成したが、高開口率を有するアクティブマトリクス基板を作成する場合は、一括エッチングのマスクパターンとして厚い光感光性樹脂を用いる。この厚い光感光性樹脂を用いた場合でも、同様のスルーホールの形成が可能であった。この場合は、マスクパターンを剥離する必要はなく、続けて絵素電極となる透明導電膜70を成膜し、絵素電極69、端子75、76を形成し、アクティブマトリクス基板を作成する。この実施形態を第2の実施形態に示す。

【0045】以上の方法で作成したアクティブマトリクス基板50を用いて、アクティブマトリクス基板50と対向基板であるカラーフィルタ基板の双方に配向膜を形成し、両基板を張り合わせて、両基板の間の空隙に液晶を注入して封止し、液晶表示装置を作成する。本実施形態では、低抵抗配線材料としてアルミニウム膜を用いたが、これに限らずアルミニウムを主体とする合金であってもよい。

【0046】図10は、本発明の実施の第2の形態である補助容量を備える液晶表示装置のアクティブマトリクス基板100の構造を示す平面図であり、図11(a)は図10の切断面線A2-A2から見た断面図であり、図11(b)図10の切断面線B2-B2から見た断面図であり、図11(c)は図10の切断面線C2-C2から見た断面図であり、図11(d)は図10の切断面線D2-D2から見た断面図である。なお、本実施形態は第2の従来技術であるアクティブマトリクス基板30

(図17、18参照)に対応するものであり、また図1～図9に示される本発明の第1の実施形態のアクティブマトリクス基板50に対応する構成には同一の参照符号を付し、詳細な製造方法に関してはアクティブマトリクス基板50と同様のものとする。

【0047】アクティブマトリクス基板100は、ガラス基板などの透明絶縁性基板51上に図10に示されるようにゲート信号線60に平行に補助容量信号線104が配置される。また、絵素電極69とドレイン引出し電極59を接触させるためのコンタクトホール107の下にゲート膜で形成された遮光体108を配置する。ゲート信号線60および補助容量信号線104および遮光体108は、基板51上にスパッタ法を用いてチタニウム膜52a、アルミニウム膜52b、チッソを含有したチタニウム膜52cをそれぞれ順に30nm、100nm、50nm積層し、フォトリソグラフィ、ドライエッチング技術を用いてゲート電極52、ゲート信号線60および補助容量信号線104、遮光体108を形成する。その上にゲート絶縁膜53となるシリコン窒化膜を400nm、半導体層54となるアモルファスシリコン膜を130nm、ソース電極55、ドレイン電極56となるn⁺アモルファスシリコン膜を40nmそれぞれプラズマCVD法により連続成膜し、フォトリソグラフィ、ドライエッチング技術を用いて半導体層54、ソース電極55およびドレイン電極56のパターンを形成する。次にスパッタ法を用いてチタニウム膜80、アルミニウム膜81を順にそれぞれ30nm、100nm積層し、フォトリソグラフィ、ドライエッチング技術を用いてソース信号線61、ソースおよびドレイン引出し電極58、59を形成する。ドレイン引出し電極59は、一端部59aがドレイン電極56に接続され、他端部59bは、遮光体108上に配置されるスルーホール107を介して、絵素電極69と接続され、ドレイン引出し電極から分岐した分岐部59cは、補助容量信号線104上に配置され、補助容量部111が形成される。

【0048】続いて層間絶縁膜68aを成膜し、層間絶縁膜68bをフォトリソ工程でパターニングして、これをマスクパターンとして、第1の実施形態と同様の方法でドレイン引出し電極59を露出させるためのスルーホール107、およびゲート信号線の60端部、ソース信号線61の端部をそれぞれ露出させるためのコンタクトホール85、86を同一工程で形成する。

【0049】次に絵素電極69となる透明導電膜70とのコンタクトを取るために露出したドレイン引出し電極59の他端部59b、およびゲート信号線60、ソース信号線61の各端部の表面のアルミニウム膜81をウェットエッチング技術を用いてエッチングする。

【0050】第1の実施形態ではスルーホール87の形状を従来の形状とは変えて、ドレイン引出し電極59の他端部59bがスルーホール87底部にわずかに露出す

るように形成して、絵素電極69とドレイン引出し電極59との電氣的接触を良好としたのに対し、本実施形態では、以下に述べるように第1の実施形態とは異なる手法を用いて電氣的接触を良好とする。本実施形態ではドレイン引出し電極59の他端部59bの形状は図10に示されるように、短辺の中央部の周縁から中央部に向けて切欠かれる切欠き112が形成される形状となる。この状態で、スルーホール107を形成すると、スルーホール107は切欠きをまたぐように形成されるため、スルーホール107の底部全面にドレイン引出し電極59bが露出せず、切欠き112によってドレイン引出し電極59bが露出しない領域が存在する。すなわち、図11(d)に示された断面図のようにドレイン引出し電極59bの周縁の一部が露出する形となる。したがって、スルーホール107の底部で露出するドレイン引出し電極59bの表面のアルミニウム膜81をウェットエッチングで除去したとき、切欠き112においてはサイドエッチングによる段差が形成されないため、透明導電膜70をスルーホール107内周面全面を覆うように形成したとき、透明導電膜70とウェットエッチング技術で除去したアルミニウム膜81の下にあるチタニウム膜80とを断線を起こさず接続することができた。

【0051】本実施形態では各ドレイン引出し電極59bにおいて切欠き112を1絵素につき1つずつ形成するように構成したが、このような構成に限らず、切欠き112を各ドレイン引出し電極59bに対して2個または3個としてもよく、この場合、スルーホール107内でドレイン引出し電極59bが露出しない領域が2カ所または3カ所となり、電氣的接続がさらに良好となる。

【0052】ここで、本実施形態においては開口率を上げるために2層構造の層間絶縁膜68a、68bを形成し、層間絶縁膜68bを形成し、層間絶縁膜68bをマスクパターンとして用いたが、それらの膜質と膜厚について述べると、。第1層の層間絶縁膜68aは無機系絶縁膜68aである窒化シリコンであり、第2層の層間絶縁膜68bは有機系絶縁膜であり、感光性樹脂で3μm形成する。さらに、絵素電極69、およびゲート端子72、ソース端子73の導電膜75、76となる透明導電膜70をスパッタ法により100nm成膜し、パターニングすることによりアクティブマトリクス基板100を作成する。

【0053】以上の方法で作成したアクティブマトリクス基板100を用いて、アクティブマトリクス基板100とカラーフィルター基板の双方に配向膜を形成し、両基板を張り合わせて、両基板の間の空隙に液晶を注入して液晶表示装置を作成する。

【0054】以上の製造プロセスを用いて液晶表示装置を作成した結果、短い工程で、低抵抗配線材料であるアルミニウム膜を用いた液晶表示装置を作成することができた。

【0055】

【発明の効果】請求項1記載の本発明によれば、絵素電極とドレイン引出し電極とを確実に接続することができ、これによって製造上の歩留まりが向上し、製造コストを低減することができる。

【0056】請求項2記載の本発明によれば、低抵抗金属膜を用いることによって大画面化あるいは低電圧駆動可能な液晶表示装置を実現することができる。また、ゲート端子に導電膜を形成することによって配線に冗長性を持たせることができる。ゲート端子のコンタクトホールをスルーホール形成時に同時に形成することによって工程の短縮化が図られる。

【0057】請求項3記載の本発明によれば、ソース端子に導電膜を設けることによって配線に冗長性を持たせることができる。

【0058】請求項4記載の本発明によれば、ドレイン電極の他端部に切欠きを形成することによって、従来と同様の形状のスルーホールで絵素電極とドレイン引出し電極を確実に接続することができる。

【0059】請求項5記載の本発明によれば、絵素電極とドレイン引出し電極とを確実に接続することができ、これによって製造上品の歩留まりを向上して製造コストを低減することができる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態である液晶表示装置のアクティブマトリクス基板50の構造を示す平面図である。

【図2】図1のアクティブマトリクス基板50の断面図である。

【図3】アクティブマトリクス基板50の製造工程を示す断面図である。

【図4】アクティブマトリクス基板50の製造工程を示す断面図である。

【図5】アクティブマトリクス基板50の製造工程を示す断面図である。

【図6】アクティブマトリクス基板50の製造工程を示す断面図である。

【図7】アクティブマトリクス基板50の製造工程を示す断面図である。

【図8】ウェットエッチングによるサイドエッチングを示す断面図である。

【図9】サイドエッチングによって生ずる段差によって起こる断線を示す断面図である。

【図10】本発明の第2の実施の形態である液晶表示装置のアクティブマトリクス基板100の構造を示す平面図である。

【図11】アクティブマトリクス基板100の断面図である。

【図12】従来の液晶表示装置のアクティブマトリクス基板1の構成を示す模式図である。

【図13】アクティブマトリクス基板1の構成を示す平面図である。

【図14】アクティブマトリクス基板1の断面図である。

【図15】ウェットエッチングによって生じるサイドエッチングを示す断面図である。

【図16】サイドエッチングによって生じた段差部での透明導電膜の断線を示す断面図である。

【図17】第2の従来技術である補助容量部を備える液晶表示装置のアクティブマトリクス基板30の構成を示す平面図である。

【図18】アクティブマトリクス基板30の断面図である。

【符号の説明】

50, 100 アクティブマトリクス基板

51 透明絶縁性基板

52 ゲート電極

53 ゲート絶縁膜

54 半導体層

55 ソース電極

56 ドレイン電極

57 金属膜

58 ソース引出し電極

59 ドレイン引出し電極

60 ゲート信号線

61 ソース信号線

62 TFT

68 層間絶縁膜

69 絵素電極

70 透明導電膜

72 ゲート端子


73 ソース端子

85, 86 コンタクトホール


87, 107 スルーホール

108=α 遮光体


【図1】




【図2】




【図3】




【図8】




【図4】




【図9】




【図5】




【図15】




【図6】




【図16】




【図7】




【図10】




【図11】




【図12】




【図13】



【図14】



【図17】



【図18】

